®公開特許公報(A)

昭64 - 15947

@Int.Cl.1

緻別記号

厅内整理错号

⑩公開 昭和64年(1989)Ⅰ月19日

H 01 L 21/8

7925-5F A-7514-5F

審査請求 未請求 発明の数 1 (全3頁)

毎発明の名称 半導体装置

②特 顋 昭62-171980

母出 卿 昭62(1987)7月9日

原 憲 東京都港区芝

東京都港区芝5丁目33番1号 日本電気抹式会社内 東京都港区芝5丁目33番1号

创出 Ø 人 日本電気株式会社 创代 理 人 弁理士 栗田 森雄

明 相 客

L 発明の名称 半導体装置

2 特許請求の範囲

- (1) 多数のトランジスタを有するセル領域と、これらに配割を行う配納領域とを、上下辺に沿って交互に平行に配置し、調客の要求により前記配額領域の配線パターンのみを設計して形成ける四角形のチップからなるゲートアレイを設けれる。所配四角形のチップをその対角の形のチップをその対角のではから、所配四角形のチップをその対角の各部ってもつに区分し、これらもつの三角形の各部分にチップの周囲辺に平行に前記セル領域からの配額領域を交互に配置することを特徴とする半導体後置。
- (2) 電気配盤をよび接地配盤を対角線に沿って設けた特許請求の範囲部(1)項記載の半導体後置。

3. 発列の詳細な説明

産業上の利用分野

本発明はゲートアレイやスタンダードセルの設計方式を用いて、原名の往文に応じて論独回路を任意に形成するLSIチップからたる半導体装置に関し、特にゲートアレイやスタンダードセルのセル配置シェび電液配線に関するものである。

従来の技術

近年、各種の電子袋庫の多板化に対して積々の 論理回路を有する半導体袋屋が用いられ、少量多 品種化の傾向にある。とれた対処するために、ト ラングスタを有する著本材成(セル)を規則的に 配列した半部体券板上に、顕客の製水にあった配 級パターンを設計形成して、半導体装置を形成す ることが広く行われている。

従来、との他の半導体を限の一例は第4回に示すように、チップの上下辺に沿ってゲートアレイ 中スタンダードセルが配列されるセル領域1 と、 配級領域2とが交互に平行に配置され、周囲に入 山力端子領域4を消するものであった。モレてセ **Best Available Copy**

ル領域1の同一の列削シよび共った列間にある各々のセル相互間の接続配設は、主に配設領域2内で行われ、かつとの配数領域2にかいては、一般にセル領域1に平行するX端とこれに直交するY 独との2つの方向の配数パターンを別々の2階に 設け、折曲げ都にスルーホールを用いて配酵する ものであった。

したがって配船領域2の配額パターンの分布は、 第5図に示すよりに両側部6で少なく中央部5に 扱中する傾向が多り、配級領域2の総は中央部5 の配線なに合わせて比較的に広くとる必要があり、 両側部6では配額密度が少なく有効に使用されず、 そのためセル領域が成少するという欠点があった。

また、チップ周辺にある入出力以子領域4上の 低級ペインとび接地な子からチップ内のセル領域 1に延伸電圧を供給するための電磁配線シェび接 地配線も、同じくセル領域1に沿って配限される ため、チップの中火部までの配線パターンの距離 が長くなり、配線に生ずる低圧の能下によりセル 回路の動作マージンを低下させる原因となってい

短くなる四角の以状に配置されているため、モル 領域間の配額領域における配額分布は、中心に対 して対称ナなわち一切になり平均化される。

また電源民級パターンを対角級に沿って通すと とにより、民級距離が短額して似圧の降下が減少 し、回路の効作が安定する。

炎旌例

次に本発明の尖筋例について図前を参照して説明する。

本気別の一災施例を平面図で示す年1回を参照すると、本発別の半切体集区は、四角形のチップを対角線で4つに区分し、この区分された4つの各三角形部分に、内部セル領域1と配紋領域2とを周囲辺に沿って平行に配区した構成、すなわちナップの最外内から中央に向って具され面に立てなるセル領域を周囲辺に沿って四角に曳状に並べた初途になっている。また外周には入出力端子領域4を有している。

次に本央施例の動作について第1回を用いて説 明する。 t.

発明が解決しようとする問題点

本務明の目的は、上記の欠点、ナなわら平行に配置されるセル領域間の配線領域の幅を広くとらなければならず、セル領域が減少するという問題点、また電原端子をよび接地端子からセル領域をの電源供給のための配線が投くなり、電圧の降下が起き易いという問題点を解決した半導体複数を提供することにある。

問題点を解決するための手段

本発明は上述の間以点を解決するために、四角 形のチップを消角機で4つに区分し、との区分された4つの三角形部分に、内部セル領域と配線領域とを、周囲辺に沿って平行に配便し金体として 頃状とした物成を採用するものであり、特にこの チップ上の対角線に沿って電弧配線を通す构成を 採用するものである。

作用

本発明は上記のように构成したので、セル領域 がチップの最外周から中央に向って、長さが順に

セル領域1内にある個別のセル間の相互配線は、 配線領域2もセル領域1と同様に現状になってい るため、配線の均一化が図られ、配線領域2の幅 を従来よりも辿めることが可能になる。

更に、第3位に示すように、チップの上下辺に 南った三角形部分AかよびCと左右辺に沿った三 角形部分BかよびDにかいて、直交するX値かよ びY随の2 間配線の間をセル値域の配機(及さの) 方向Fに合わせて上下層を逆向きに定めることに より、同一配線局を用いてチップ内を現状に一局 することが可能になり、X軸。Y軸折曲げのため のスルーホールの数を少なくすることが可能にな る。

次に都2図は第1図のチップに設けられる電源 かよび扱地の配領の构成を示しており、電源なよび び接地配額パメーン3は入山力端子領域4の電弧 端子 V かよび接地端子 G に接続されて、チップの 周囲かよび対角線に沿って設けられている。した がって、との電弧(接地)配線パメーン3からセ を領域の各七ル海の配線が増級化され、電圧降下 が似少し、セル回路の動作を破災にするととがで さる。

なむ、この対角線上の礼祭および接地配録パタ ーン3は、一般の2階の配線階の上の373階に並 ぺて設けることもできるし、前述の各三角形郎分 の配線のX値、Y値の逆転の場合に、配盤のない 対角部面に設けるなど任意の方法が災陥される。

ただし中心の対角級配線の交点については、気 草,扱地いずれかをスルーホールを用いて他の面 で投稿するか、派越し配献を行わせるなどによっ て央烙される。

発明の効果

以上に親切したように、本張明によれば、四角・ 形のチップを対角線で区分した4つの三角形部分 に、周囲辺に沿って平行にセル領収かよび配船領 奴を現状に配置することにより、配線領域の幅を 狭くてき、セル密度の増加が図れるという効果が **ある。また電似(接地)配敵パターンを対角額に** 沿って設けることにより、世級かよび接地の配線 長をより短くし、セル回路の動作を確決にすると


いう効果がわる。更に配線領域のX軸とY軸とを 三角形即分で交互に逆に定めることにより配旗の ためのスルーホール数を少なくし、信和性を向上 できるという効果がある。


4. 図面の簡単な説明


第1図は本条明の一実施例の平面図、第2図は 本発明の構成における化放(接地)配線を示す図、 第3図は木発明のモル領域の配置方向を示す図。 新 4 図は従来のセル領級と配胡領級とを示す凶、 銀5図は第4図の場合の配線分布を示す図である。

1 ……七ん似块、2 ……配敵似収、3 …… 巛以 (接地)配船パターン、4……人山力帽子領域、 A.B,C.D……三角形部分、F……モル領収の 配置方向、O……接地端子、V……证原端子。

> 化型人 卯坦士 m ¥Ł 31.5 b







汇 4. W

7: 5 Ø

CLIPPEDIMAGE= JP401015947A

PAT-NO: JP401015947A

DOCUMENT-IDENTIFIER: JP 01015947 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: January 19, 1989

INVENTOR-INFORMATION:

NAME

OUCHI, YASUNORI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY N/A

APPL-NO: JP62171980

APPL-DATE: July 9, 1987

INT-CL (IPC): H01L021/82;H01L027/04

US-CL-CURRENT: 257/210

ABSTRACT:

PURPOSE: To increase the cell density by annularly placing cell regions and wiring regions in the four triangular sections obtained by partitioning a quadrangular chip with the diagonal lines, along and in parallel with the perimetrical sides, thereby narrowing the width of the wiring regions.

CONSTITUTION: The device is provided with a construction in which a quadrangular chip is <u>partitioned</u> into four with the diagonal lins and internal cell regions 1 and wiring regions 2 are placed in the four respective triangular sections along and in parallel with the perimetrical sides, that is, a structure in which cell regions the lengths of which

sequentially become shorter from the outermost perimetry to the center are annularly arranged in a quadrangle along the perimetrical sides. interconnections between the individual cells in the cell regions are uniformized since the wiring regions 2 are also annular as with the cell regions 1, and it is possible to narrow the width of the wiring regions 2. Then, a power supply and grounding wiring pattern 3 is connected to a power supply terminal V and a ground terminal G of an input/output terminal region 4 and provided along the perimeter of the chip and the diagonal lines. Accordingly, the wiring is shortened, the voltage drop decreases, and the operation of the cell circuit is

COPYRIGHT: (C) 1989, JPO& Japio

09/05/2002, EAST Version: 1.03.0002